机译:关于高速位串行双向LVDs链路上的多个aER握手通道,可在商用FpGa上实现可扩展的神经形态系统的流量控制和时钟校正
机译:用于可扩展神经形态系统的商用FPGA上具有流控制和时钟校正功能的高速位串行双向LVDS链路上的多个AER握手通道
机译:1.5 ns的OFF / ON开关时间电压模式LVDS驱动器/接收器对,用于异步AER位串行芯片网格链接,可节省多达40倍的事件速率相关功耗
机译:Sub-ns唤醒时间开-关可切换LVDS驱动器-接收器芯片I / O焊盘对,用于在AER位串行链路中节省速率相关的功耗
机译:通过LVDS链路多路复用AER异步通道,其具有可伸缩神经晶体系统的流量控制和时钟校正
机译:用于商用量子密钥分配系统的多路复用量子和经典通道
机译:具有系统评估功能的高速搜索引擎pLink 2用于蛋白质组级鉴定交联肽
机译:用于可扩展神经形态系统的商用FPGA上具有流控制和时钟校正功能的高速位串行双向LVDS链路上的多个AER握手通道